![\"terasic_de0-nano\"](\"https:\/\/blog.kamami.pl\/wp-content\/uploads\/2014\/08\/terasic_de0-nano.jpg\")
<\/a>\nUk\u0142ady FPGA nale\u017c\u0105 do grona podzespo\u0142\u00f3w s\u0142abo poznanych, ale charakteryzuj\u0105cych si\u0119 du\u017cymi mo\u017cliwo\u015bciami i ogromn\u0105 elastyczno\u015bci\u0105, niedost\u0119pn\u0105 dla najszybszych mikroprocesor\u00f3w. \u017beby u\u0142atwi\u0107 poznanie mo\u017cliwo\u015bci uk\u0142ad\u00f3w FPGA produkowanych przez firm\u0119 Altera oferujemy zestaw produkowany przez firm\u0119 Terasic o nazwie DE0 Nano<\/a>, w kt\u00f3rym zastosowano nowoczesny uk\u0142ad FPGA z rodziny Cyclone IV. Niewielkie wymiary zestawu pokrywaj\u0105 si\u0119 z jego nisk\u0105 cen\u0105 i silnie kontrastuj\u0105 z bogatym wyposa\u017ceniem, w sk\u0142ad kt\u00f3rego wchodz\u0105 m.in.: programator-konfigurator JTAG, 32 MB SDRAM, pami\u0119ci konfiguracji Flash 16 Mb, 3-osiowy akcelerometr MEMS, 12-bitowy przetwornik A\/C i – oczywi\u015bcie – FPGA o du\u017cych zasobach:<\/p>\n
- \n
- 22,320 Logic elements (LE)<\/li>\n
- 594 kb pami\u0119ci Embedded Memory<\/em><\/li>\n
- 66 wbudowanych sprz\u0119towych multiplikator\u00f3w 18 x 18 bit\u00f3w<\/li>\n
- 4\u00a0syntezery\u00a0PLL<\/li>\n<\/ul>\n
Prezentowany zestaw <\/a>jest przystosowany do wsp\u00f3\u0142pracy z ekspanderami funkcjonalnymi firmy Terasic i jest dost\u0119pny w dodatkowo obni\u017conej cenie edukacyjnej<\/a>.<\/p>\n