Podstawy projektowania układów logicznych i komputerów

Podręcznik jest poświęcony projektowaniu układów i systemów cyfrowych. Składa się z trzech części. W pierwszej części przedstawiono strukturę komputera klasycznego i podstawowe pojęcia związane z reprezentacją informacji i przetwarzaniem jej. W drugiej części omówiono m.in. główne elementy algebry Boole’a, sposoby reprezentacji funkcji logicznych i ich realizacji, układy kom-binacyjne i sekwencyjne oraz metody opisu ich działania, w tym za pomocą języków VHDL i Yerilog, typowe bloki funkcjonalne, programowalne struktury logiczne i sterowanie mikroprogramowane. Trzecią część poświęcono elementom systemu komputerowego, w tym jednostkom centralnym o architekturze RISC i CISC. Na końcu każdego rozdziału zamieszczono podsumowanie zawartych w nim wiadomości, bibliografię i zestaw zadań do samodzielnego rozwiązania.
Podręcznik jest przeznaczony dla studentów elektroniki, telekomunikacji i informatyki na wyższych uczelniach technicznych. Skorzystają z niego na wykładach i ćwiczeniach z takich przedmiotów, jak: układy elektroniczne, technika cyfrowa, projektowanie systemów komputerowych.

Spis treści

Kilka uwag od tłumacza
Przedmowa

Rozdział 1: KOMPUTERY CYFROWE i INFORMACJA

1.1. Komputery cyfrowe
       Sposób reprezentowania informacji
       Struktura komputera
       Więcej na temat komputera ogólnego przeznaczenia
1.2. Systemy liczbowe
       Liczby dwójkowe
       Liczby oktalne i heksadecymalne
       Zakresy liczbowe
1.3. Operacje arytmetyczne
       Konwersja liczb dziesiętnych do innych systemów liczenia
1.4. Kody dziesiętne
       Dodawanie liczb w kodzie BCD
       Bit parzystości
1.5. Kody Graya
1.6. Kody alfanumeryczne
       Kody znakowe ASCII
1.7. Podsumowanie
       Literatura
       Zadania

Rozdział 2: KOMBINACYJNE UKŁADY LOGICZNE

2.1. Logika dwuwartościowa i bramki logiczne
       Logika dwuwartościowa
       Bramki logiczne
2.2. Algebra boolowska
       Podstawowe tożsamości algebry boolowskiej
       Przekształcenia algebraiczne
       Dopełnienie funkcji
2.3. Standardowe postacie wyrażeń boolowskich
       Mintermy i maxtermy
       Suma iloczynów
       Iloczyn sum
2.4. Optymalizacja układów dwupoziomowych
       Kryterium kosztu realizacji
       Tablice Karnaugha dla dwóch zmiennych
       Tablica Karnaugha dla trzech zmiennych
       Tablica Karnaugha dla czterech zmiennych
2.5. Przekształcenia tablic Karnaugha
       Istotne implikanty proste
       Nieistotne implikanty proste
       Optymalizacja iloczynu sum
       Stany nieistotne (nieokreślone)
2.6. Optymalizacja układów wielopoziomowych
2.7. Inne typy bramek
2.8. Operator i bramki typu EXOR
       Funkcja kontroli nieparzystości
2.9. Wyjścia wysokiej impedancji
2.10.Podsumowanie
       Literatura
       Zadania

Rozdział 3: PROJEKTOWANIE KOMBINACYJNYCH UKŁADÓW LOGICZNYCH

3.1. Koncepcje projektowe i automatyzacja procesu projektowania
       Hierarchia projektowa
       Projektowanie metodą zstępującą (top down)
       Projektowanie wspomagane komputerowo
       Języki opisu sprzętu
       Synteza logiczna
3.2. Przestrzeń projektowa
       Własności bramek
       Stopnie scalenia
       Technologie wytwarzania układów
       Parametry technologiczne
       Logika dodatnia i ujemna
       Kompromisowe rozwiązania projektowe
3.3. Procedura projektowania
3.4. Wybór i realizacja w technologii
       Specyfikacja komórek
        Biblioteki
       Techniki wyboru i realizacji w określonej technologii
3.5. Weryfikacja
       Ręczna analiza układów logicznych
       Symulacja
3.6. Programowalne technologie realizacji układów logicznych
       Pamięci tylko do czytania (ROM)
       Programowalne moduły logiczne typu PLA
       Programowalne matryce logiczne typu PAL
3.7. Podsumowanie
       Literatura
       Zadania

Rozdział 4: FUNKCJE I LOGICZNE UIKŁADY KOMBINACYJNE

4.1. Układy kombinacyjne
4.2. Elementarne funkcje logiczne
       Wymuszanie stałej wartości, przeniesienie i odwracanie sygnału
       Funkcje wielu bitów
       Operacje zezwolenia
4.3. Dekodery
       Rozbudowa dekoderów
       Łączenie dekodera wejściami zezwolenia
4.4. Kodery (enkodery)
       Koder priorytetowy
       Rozbudowa koderów
4.5. Selekcja sygnałów
       Multipleksery
       Rozbudowa multiplekserów
       Alternatywne metody realizacji funkcji wyboru
4.6. Implementacja funkcji kombinacyjnych
       Zastosowanie dekoderów do implementacji funkcji
       Zastosowanie multiplekserów do implementacji funkcji
       Zastosowanie pamięci stałych ROM do implementacji funkcji
       Zastosowanie programowalnych modułów logicznych (PLA)
       do implementacji funkcji
       Zastosowanie programowalnych matryc logicznych (PAL) do implementacji funkcji
       Zastosowanie komórek pamiętających do implementacji funkcji
4.7. Przedstawianie układów kombinacyjnych w językach opisu sprzętu - język VHDL
4.8. Przedstawianie układów kombinacyjnych w językach opisu sprzętu - język Verilog
4.9. Podsumowanie
       Literatura
       Zadania

Rozdział 5: FUNKCJE I UKŁADY ARYTMETYCZNE

5.1. Literacyjne układy kombinacyjne
5.2. Sumatory binarne
       Półsumator
       Pełny sumator
       Sumator kaskadowy
       Sumator z przeniesieniami jednoczesnymi (antycypowanymi)
5.3. Odejmowanie binarne
       Uzupełnienia liczb
       Odejmowanie z zastosowaniem uzupełnień liczb
5.4. Sumatory-subtraktory binarne
       Liczby binarne ze znakiem
       Dodawanie i odejmowanie liczb binarnych ze znakiem
       Przepełnienie (nadmiar)
5.5. Mnożenie binarne
5.6. Inne funkcje arytmetyczne
       Redukcja układów
       Inkrementowanie
       Dekrementowanie
       Mnożenie przez stałe wartości
       Dzielenie przez stałe wartości
       Uzupełnianie zerami i rozszerzanie
5.7. Reprezentacja układów w językach opisu sprzętu - język VHDL
       Opis behawioralny
5.8. Reprezentacja układów w językach opisu sprzętu - język Verilog
       Opis behawioralny
5.9. Podsumowanie
       Literatura
       Zadania

Rozdział 6: UKŁADY SEKWENCYJNE

6.1. Definicje układów sekwencyjnych
6.2. Układy typu zatrzask
       Układy zatrzaskowe typu SR oraz S R
       Układ zatrzaskowy typu D
6.3. Przerzutniki
       Przerzutniki typu master-slave
       Przerzutniki wyzwalane zboczem
       Standardowe symbole graficzne
       Wejścia bezpośrednie
       Zależności czasowe przerzutnika
6.4. Analiza układów sekwencyjnych
       Równania wejściowe
       Tablice przejść i wyjść
       Graf stanu
       Zależności czasowe w układzie sekwencyjnym
       Symulacja
6.5. Projektowanie układów sekwencyjnych
       Procedura projektowa
       Znajdowanie grafów stanu oraz tablic przejść i wyjść
       Przypisywanie kombinacji binarnych do stanów
       Projektowanie z użyciem przerzutników D
       Projektowanie z użyciem stanów niewykorzystanych
       Weryfikacja
6.6. Inne typy przerzutników
       Przerzutniki JK i T
6.7. Przedstawianie układów sekwencyjnych w językach opisu sprzętu
       - język VHDL
6.8. Przedstawianie układów sekwencyjnych w językach opisu sprzętu
       - język Verilog
6.9. Podsumowanie rozdziału
       Literatura
       Zadania

Rozdział 7: REJESTRY i PRZESŁANIA MIĘDZYREJESTROWE

7.1. Rejestry i zezwolenie wpisu równoległego
       Rejestr z wpisem równoległym
7.2. Przesłania międzyrejestrowe
7.3. Operacje przesłań międzyrejestrowych
7.4. Informacja tylko dla użytkowników języków VHDL i Verilog
7.5. Mikrooperacje
       Mikrooperacje arytmetyczne
       Mikrooperacje logiczne
       Mikrooperacje przesunięcia (danych)
7.6. Mikrooperacje na pojedynczym rejestrze
       Przesyłanie danych oparte na zastosowaniu multiplekserów
       Rejestry przesuwające
       Licznik kaskadowy
       Synchroniczne liczniki binarne
       Inne liczniki
7.7. Projektowanie komórek rejestrów
7.8. Przesiania międzyrejestrowe w układach wielu rejestrów korzystających
       z multiplekserów i magistrali
       Magistrale trójstanowe
7.9. Przesłania szeregowe i mikrooperacje
       Dodawanie szeregowe
7.10. Przedstawianie rejestrów przesuwających i liczników w językach opisu
       sprzętu - język VHDL
7.11. Przedstawianie rejestrów przesuwających i liczników w językach opisu
       sprzętu - język Verilog
7.12. Podsumowanie
       Literatura
       Zadania

Rozdział 8: SEKWENCYJNOŚĆ i STEROWANIE

8.1. Jednostka sterująca
8.2. Algorytmiczne automaty stanu
       Diagramy ASM
       Rozważania dotyczące zależności czasowych
8.3. Przykłady diagramów ASM
       Binarny układ mnożący
8.4. Sterowanie układowe przy użyciu połączeń stałych
       Rejestr sekwencji i dekoder
       Metoda jeden przerzutnik na jeden stan
8.5. Przedstawianie binarnego układu mnożącego w językach opisu sprzętu
       - język VHDL
8.6. Przedstawianie binarnego układu mnożącego w językach opisu
       sprzętu - język Verilog
8.7. Sterowanie mikroprogramowane
8.8. Podsumowanie
       Literatura
       Zadania

Rozdział 9: PODSTAWY PAMIĘCI PÓŁPRZEWODNIKOWYCH

9.1. Definicje pamięci
9.2. Pamięci o dostępie swobodnym
       Operacje zapisu i odczytu
       Przebiegi czasowe
       Własności pamięci
9.3. Układy scalone pamięci typu SRAM
       Koincydencyjny schemat wyboru komórek pamięci
9.4. Matryca układów scalonych pamięci typu SRAM
9.5. Układy scalone pamięci typu DRAM
       Komórka pamięci DRAM
       Plasterek bitowy pamięci DRAM
9.6. Typy pamięci DRAM
       Synchroniczne pamięci DRAM (SDRAM)
       Pamięć SDRAM o podwójnej szybkości przesyłania danych (DDR SDRAM)
       Pamięć RAMBUS® DRAM (RDRAM)
9.7. Matryce układów scalonych dynamicznych pamięci
9.8. Podsumowanie
       Literatura
       Zadania

Rozdział 10: PODSTAWY PROJEKTOWANIA KOMPUTERÓW

10.1. Wprowadzenie
10.2. Ścieżki danych
10.3. Jednostka arytmetyczno-logiczna
       Układ arytmetyczny
       Układ logiczny
       Jednostka arytmetyczno-logiczna
10.4. Układ przesuwający
       Cykliczny układ przesuwający
10.5. Reprezentacja ścieżki danych
10.6. Słowo sterujące
10.7. Architektura prostego komputera
       Architektura listy rozkazów
       Zasoby pamięci
       Formaty rozkazów
       Specyfikacje rozkazów
10.8. Sterowanie układowe w jednym cyklu
       Dekoder rozkazów
       Przykładowe rozkazy i program
       Problemy występujące w komputerze z jednym cyklem
10.9. Sterowanie układowe w wielu cyklach zegarowych
       Projekt sekwencyjnego układu sterującego
10.10. Podsumowanie
       Literatura
       Zadania

Rozdział 11: ARCHITEKTUIRA LISTY ROZKAZÓW

11.1. Pojęcia dotyczące architektury komputera
       Podstawowy cykl operacji komputera
       Zestaw rejestrów
11.2. Adresowanie argumentów
       Rozkazy o trzech adresach
       Rozkazy o dwóch adresach
       Rozkazy o jednym adresie
       Rozkazy niezawierąjące adresów
       Architektury adresowania
11.3. Tryby adresowania
       Tryb niejawny
       Tryb natychmiastowy
       Tryb rejestrowy i rejestrowy pośredni
       Bezpośredni tryb adresowania
       Pośredni tryb adresowania
       Względny tryb adresowania
       Indeksowy tryb adresowania
       Podsumowanie trybów adresowania
11.4. Architektura listy rozkazów
11.5. Rozkazy przesłania danych
       Rozkazy wykonania operacji na stosie
       Rozkazy wejścia i wyjścia: niezależne oraz mapowane przez pamięć
11.6. Rozkazy działania na danych
       Rozkazy arytmetyczne
       Rozkazy logiczne oraz wykonujące działania na bitach
       Rozkazy przesunięcia
11.7. Obliczenia zmiennopozycyjne
       Operacje arytmetyczne
       Wykładnik przesunięty
       Standardowy format argumentów
11.8. Rozkazy sterujące programem
       Rozkazy rozgałęzienia warunkowego
       Rozkazy wywołania procedury i powrotu
11.9. Przerwanie programu
       Typy przerwań
       Przetwarzanie przerwań zewnętrznych
       Podsumowanie
       Literatura
       Zadania

Rozdział 12: JEDNOSTKI CENTRALNE TYPU RISC i CISC

12.1. Ścieżka danych z przetwarzaniem potokowym
       Wykonywanie mikrooperacji potokowych
12.2. Sterowanie przetwarzaniem potokowym
       Programowanie i szybkość pracy potoku
12.3. Komputer o zredukowanej liście rozkazów
       Architektura listy rozkazów
       Tryby adresowania
       Organizacja ścieżki danych
       Organizacja sterowania
       Hazardy danych
       Hazardy sterowania
12.4. Komputer o złożonej liście rozkazów
       Modyfikacje architektury listy rozkazów
       Modyfikacje ścieżki danych
       Modyfikacje jednostki sterującej
       Mikroprogramowany układ sterujący
       Mikroprogramy realizujące złożone rozkazy
12.5. Więcej informacji na temat projektowania
       Koncepcje bardzo szybkich jednostek centralnych
       Najnowsze innowacje w dziedzinie architektur
       Systemy cyfrowe
12.6. Podsumowanie
       Literatura
       Zadania

Rozdział 13: URZĄDZENIA WEJŚCIA-WYJŚCIA ORAZ KOMUNIKACJA

13.1. Urządzenia wejścia-wyjścia komputera
13.2. Przykłady urządzeń peryferyjnych
       Klawiatura
       Dysk twardy
       Wyświetlacz graficzny
       Szybkości transferu we-wy
13.3. Interfejsy wejścia-wyjścia
       Magistrala we-wy oraz interfejsy
       Przykłady interfejsów we-wy
       Transmisja z bramkowaniem (strobowaniem)
       Transmisja z uzgadnianiem (potwierdzeniem)
13.4. Komunikacja szeregowa
       Transmisja asynchroniczna
       Transmisja synchroniczna
       Jeszcze raz na temat klawiatury
       Szeregowa magistrala we-wy oparta na transmisji pakietów
13.5. Tryby transmisji
       Przykłady transmisji sterowanych programowo
       Transfer inicjowany za pomocą przerwania
13.6. Przerwania priorytetowe
       Priorytetowy układ łańcuchowy (daisy chain)
       Równoległy układ priorytetowy
13.7. Bezpośredni dostęp do pamięci
       Sterownik DMA
       Transfer DMA
13.8. Procesory we-wy
13.9. Podsumowanie
       Literatura
       Zadania

Rozdział 14: SYSTEMY PAMIĘCI

14.1. Hierarchia pamięci
14.2. Lokalność odniesienia
14.3. Pamięć podręczna
       Odwzorowanie do pamięci podręcznej
       Rozmiar wiersza
       Wpisywanie danych do pamięci podręcznej
       Metody zapisu
       Połączenie wszystkich koncepcji
       Pamięci podręczne rozkazów i danych
       Wielopoziomowe pamięci podręczne
14.4. Pamięć wirtualna
       Tablice stron
       Bufor translacji adresów
       Pamięć wirtualna i pamięć podręczna
14.5. Podsumowanie
       Literatura
       Zadania
       Wykaz skrótów stosowanych w tekście
       Skorowidz