- Obecnie brak na stanie
Ewa Lipowska-Nadolska, Marcin Kwapisz, Krzysztof Lichy
Ogromne zapotrzebowanie na szybkie techniki przetwarzania dużej liczby danych, przyczyniło się do powstania dotychczas nieznanych koncepcji algorytmów czasowo-przestrzennych, jak również nowych rozwiązań sprzętowych wynikających z rozwijającej się w wielkim tempie technologii światowych.
Jednym z rozwiązań, są specjalnego typu układy tzw. tablice systoliczne. Tablice systoliczne są to układy wieloprocesorowe specjalnych zastosowań, w których algorytmy czasowo-przestrzenne są ściśle dopasowane do architektury sprzętu. Wydajność obliczeniowa tablic systolicznych jest wynikiem przetwarzania równoległego i potokowego.
Monografia jest podzielona na trzy części. Pierwsza omawia podstawowe algorytmy systoliczne w zastosowaniu do zagadnień algebry macierzy, mnożenia i dzielenia wielomianów, operacji splotu, dyskretnych transformat i sztucznych sieci neuronowych. Część druga omawia wykorzystanie grafów zależności i grafów przepływu sygnałów do projektowania tablic systolicznych. Oparta jest na opracowanej oryginalnej metodzie projektowania układów VLSI. Część trzecia przedstawia podstawowe cechy jakimi powinny charakteryzować się tablice systoliczne dla zagadnień morfologii matematycznej.
Monografia przeznaczona jest dla studentów, doktorantów oraz specjalistów w zakresie różnych dyscyplin naukowych, np. informatyków i elektroników, którzy zajmują się przetwarzaniem sygnałów i ich zastosowaniem.
Spis treści
Część I. Teoria
1. Wstęp
1.1. Definicja
1.2. Przykłady klasycznych architektur
1.3. Przykłady zastosowań i realizacji
2. Mnożenie macierzy przez wektor
3. Mnożenie macierzy przez macierz
3.1. Tablice heksagonalne
3.2. Tablice ortogonalne
4. Transformacja macierzy pełnej na macierz pasmową
5. Realizacje systoliczne splotu
5.1. Klasyczne realizacje systoliczne splotu
5.2. Procedura projektowa dla 2D i 3D splotu, wykorzystująca klasyczne tablice systoliczne dla 1D splotu
5.3. Schematyczne przedstawienie procedury projektowej dla realizacji systolicznej operacji 2D i 3D splotu
6. Rozwiązywanie układów równań liniowych
6.1. Rozkład trójkątny macierzy
6.2. Rozwiązywanie układu równań liniowych przy użyciu liniowej tablicy systolicznej
7. Dyskretne transformaty
7.1. Systoliczna realizacja jednowymiarowej dyskretnej transformaty Fouriera
7.2. Dwuwymiarowa dyskretna transofrmata Fouriera i jej systoliczna reprezentacja
7.3. Schematyczne przedstawienie procedury projektowej dla realizacji systolicznej 1D i 2D DFT
7.4. Dyskretna Transformata Walsha-Hadamarda
8. Systoliczna realizacja mnożenia i dzielenia wielomianów
8.1. Wprowadzenie
8.2. Realizacje systoliczne przy użyciu tablic linoiwych
8.3. Inne realizacje systoliczne
8.4. Realizacje systoliczne dzielenia wielomianów
9. Realizacja systoliczna sieci neuronowej
9.1. Wielowarstwowa sieć neuronowa
9.2. Systoliczna symulacja sieci neuronowej
9.3. Uczenie przy użyciu algorytmu wstecznej propagacji błędów
9.4. Implementacja procedury uczenia na tablicę systoliczną
10. Podsumowanie
Literatura
Część II. Projektowanie tablic systolicznych z wykorzystaniem grafów
11. Wstęp
12. Teoria projektowania tablic systolicznych
12.1. Grafy zależności
12.2. Graf przepływu sygnałów
12.3. Systolizacja SFG
12.4. Budowa tablicy systolicznej
12.5. Modyfikacje
12.6. Podstawowe parametry tablic systolicznych
12.7. Optymalizacja
13. Projektowanie tablic - przykłady
13.1. Splot
13.2. Transformaty dyskretne
13.3. Rozwiązywanie układów równań liniowych
Literatura
Część III. Realizacja systoliczna operacji morfologii matematycznej
14. Wstęp
15. Morfologia matematyczna
16. Koncepcja tablicy systolicznej do przetwarzania morfologicznego
16.1. Morfologia matematyczna obrazu z wykorzystaniem koncepcji tablicy systolicznej
16.2. Projekt tablicy systolicznej przeznaczone do operacji morfologicznych
17. Wprowadzanie obrazu do tablicy systolicznej
17.1. Umiejscowienie wprowadzonego obrazu w tablicy systolicznej
17.2. Wprowadzanie danych z jednego kierunku
17.3. Zagadnienie rozmiaru obrazu w stosunku do rozmiaru tablicy systolicznej
17.4 Dalsze propozycje modyfikacji tablicy
18. Systoliczne algorytmy dla operacji morfologicznych na obrazie
19. Systoliczna implementacja operacji mofrologicznych
19.1. Metoda 1
19.2. Metoda 2
19.3. Metoda 3
19.4. Transformacja Hit-and-Miss
19.5. Operacje otwarcia i zamknięcia
19.6. Transofrmacje White Top Hat i Black Top Hat
19.7. Ekstrakcja granicy
20. Przykłady zastosowania algorytmów morfologii matematycznej
21. Skalowalność oraz współczynnik przyspieszenia systolicznych algorymtów czasowo-przestrzennych
22. Podsumowanie
Literatura
NanoPi NEO Core2, Allwinner H5 Quad-Core 1,5Ghz + 1GB RAM + 8GB eMMC, bez przylutowanych pinów GPIO
Brak towaru
NanoPi NEO Core to niewielka płytka wyposażona w układ SoC Allwinner H3 oraz pamięć RAM o pojemności 512MB. Na port GPIO wyprowadzono m.in. interfejs Ethernet, USB, SPI, UART, I2C, I2S. Płytkę można zasilać ze złącza Micro USB. FriendlyELEC NanoPi NEO Core LTS
Brak towaru
NanoPi NEO Plus 2 komputer jednopłytkowy (SoC) z procesorem Allwinner H5 Quad-Core 1GHz + 1GB RAM + 8GB eMMC, SoC (ARM Cortex A-53)
Brak towaru
Niewielki minikomputer z czterordzeniowym układem SoC Allwinner H5 (ARM Cortex-A53). Układ ma wbudowany 16-rdzeniowy koprocesor graficzny Mali450. Komputer jest wyposażony w pamięć RAM DDR3 o pojemności 512 MB. Na komputer dostępne są obrazy systemów UbuntuCore i Armbian. NanoPi NEO2
Brak towaru
NanoPi Duo to niewielka płytka wyposażona w układ SoC Allwinner H2+, pamieć RAM o pojemności 256 MB oraz wbudowany moduł Wi-Fi. Na port GPIO wyprowadzono m.in. interfejs Ethernet, USB, SPI, UART, I2C. Zestaw znakomicie sprawdzi się w lekkich aplikacjach IoT
Brak towaru
NanoPi Duo to niewielka płytka wyposażona w układ SoC Allwinner H2+, pamieć RAM o pojemności 512MB oraz wbudowany moduł Wi-Fi. Na port GPIO wyprowadzono m.in. interfejs Ethernet, USB, SPI, UART, I2C. Zestaw znakomicie sprawdzi się w lekkich aplikacjach IoT
Brak towaru
Wyświetlacz alfanumeryczny OLED 2x16, z wbudowanym kontrolerem WS0010, komunikujący się poprzez interfejs 6800, opcjonalnie 8080 lub SPI. Winstar WEH001602AB
Brak towaru
Wyświetlacz alfanumeryczny OLED 16 znaków x 2 linie, z wbudowanym kontrolerem WS0010, komunikujący się poprzez interfejs 6800, opcjonalnie 8080 lub SPI. Winstar WEH001602AR
Brak towaru
Zestaw startowy Atlas-SoC Kit z układem System-on-Chip z rodziny Cyclone V SoC, w którym zintegrowano m.in. dwurdzeniowy procesor ARM Cortex-A9 (o częstotliwości pracy 925 MHz) oraz dużą matrycę FPGA (40 000 elementów logicznych).Terasic P0419
Brak towaru
Brak towaru
Brak towaru
Moduł w postaci nakładki shield, powstały dla płytek z układem PSoC 6 firmy Cypress. Może być również używany z płytkami, które posiadają złącze w standardzie Arduino. Moduł posiada złącze dla modułów łączności Xbee, slot na karty pamięci microSD, złącze zgodne z standardem Qwiic oraz dwa przyciski. SparkFun DEV-14531
Brak towaru
Niewielki monochromatyczny wyświetlacz OLED o przekątnej 0,66 cala. Posiada rozdzielczość 64 x 48 pikseli. Do komunikacji służy interfejs I2C wyprowadzony na złączu Qwiic. Posiada sterownik SSD1306. SparkFun LCD-14532
Brak towaru
Minikomputer wyposażony w układ SoC Rockchip RK3399 (ARM Cortex-A72/ARM Cortex-A53). Komputer został bogato wyposażony, m.in. w złącze Gigabit Ethernet, interfejs mSATA, złącze miniPCIe, USB typu C, podwójny interfejs CSI, itd. Na płytce można uruchomić system Android 6.0 oraz Linux
Brak towaru
Paul Horowitz, Winfield Hill, Wydawnictwo WKiŁ
Brak towaru
Niewielka, ergonomiczna klawiatura QWERTY z wbudowanym touchpadem, komunikująca się za pośrednictwem Bluetooth z urządzeniem (np. tabletem, smartfonem, telewizorem Smart czy komputerem). Dzięki wbudowanemu akumulatorowi możliwa jest długa praca. IBK-26
Brak towaru
Ewa Lipowska-Nadolska, Marcin Kwapisz, Krzysztof Lichy