74AUP2G125DC.125

Opis

Układ logiczny z rodziny AUP (Advanced Ultra-Low Power), zawierający dwa niezależne bufory/sterowniki z wyjściem typu 3‑state i nieodwracającą polaryzacją. Przeznaczony do pracy przy bardzo niskim napięciu zasilania (od 0,8 V do 3,6 V), co pozwala na integrację z nowoczesnymi, energooszczędnymi systemami cyfrowymi. Każdy kanał posiada niezależne wejście sterujące OE, umożliwiające izolację linii sygnałowych. Układ wyróżnia się minimalnym prądem spoczynkowym (maks. 500 nA) oraz kompaktową obudową VSSOP‑8. Odpowiedni do aplikacji mobilnych, IoT oraz systemów zasilanych bateryjnie.

Właściwości

• Rodzina logiczna: AUP (Ultra-Low Power CMOS)
• Liczba kanałów: 2
• Polaryzacja: nieodwracająca
• Wejście/wyjście: 2/2
• Wyjście typu 3‑state (z wejściem OE)
• Napięcie zasilania: 0,8 V do 3,6 V
• Napięcia robocze: 1,8 V / 2,5 V / 3,3 V
• Prąd wyjściowy: ±4 mA
• Prąd spoczynkowy: maks. 500 nA
• Prąd roboczy: typ. 1,4 μA
• Czas propagacji (w zależności od Vcc): od 19 ns do 5,8 ns
• Styl montażu: SMD/SMT
• Obudowa: VSSOP‑8
• Wymiary: 2,1 mm × 2,4 mm × 0,85 mm
• Temperatura pracy: od –40 °C do +125 °C
• Technologia: CMOS
• Zgodność z RoHS