TerasIC HSMC Debug & Loopback Connector
search
  • TerasIC HSMC Debug & Loopback Connector
ID: 177335
692,45 zł
Brutto

562,97 zł Netto

Zestaw TerasIC P0057 umożliwia testowanie, debugowanie i symulację sygnałów w systemach wykorzystujących interfejs HSMC. Przeznaczony do prac projektowych i diagnostycznych z płytami głównymi FPGA i innymi układami wyposażonymi w złącze HSMC.

4 tyg.
Produkt dostępny na zamówienie

Opis

Zestaw kart debugujących i testowych przeznaczony do pracy z interfejsami High-Speed Mezzanine Card (HSMC). Umożliwia analizę sygnałów, weryfikację poprawności połączeń oraz symulację przepływu danych w układach opartych na HSMC. W skład pakietu wchodzą dwie karty typu loopback oraz jedna karta debug, które można podłączyć do dowolnej płyty głównej z kompatybilnym interfejsem HSMC. Zestaw wykorzystywany w testach systemów FPGA, projektowaniu płytek bazowych i diagnostyce sygnałów wysokiej prędkości.

Właściwości

  • Zgodność z dowolnym systemem bazującym na interfejsie HSMC
  • Wymiary karty debug: 23,44 × 78,11 mm
  • Wymiary karty loopback: 11,43 × 78,11 mm
  • Przeznaczenie: testy pętli sygnałowej i analiza sygnałów
  • Możliwość pobrania schematów: HSMC_debug, HSMC_loopback

W zestawie

  • 1 × karta debugująca HSMC
  • 2 × karty pętli sygnałowej (loopback) HSMC
177335

Producent BTC Korporacja sp. z o. o. Lwowska 5 05-120 Legionowo Polska sprzedaz@kamami.pl 22 767 36 20

Osoba odpowiedzialna BTC Korporacja sp. z o. o. Lwowska 5 05-120 Legionowo Polska sprzedaz@kamami.pl 22 767 36 20

Produkty z tej samej kategorii (16)