

Overview
THDB-HDMI is a HDMI transmitter/receiver daughter board with HSTC (High Speed Terasic Connector) interface. Host boards, supporting HSTC-compliant connectors, can control the HDMI daughter board through the HSTC interface. Both transmitter and receiver can support FULL-HD.
This THDB-HDMI kit contains complete reference designs with source code written in Verilog and C, for HDMI signal transmitting and receiving. Based on reference designs, users can easily and quickly develop their applications.
Specification
HDMI daughter board is a HDMI transmitter/receiver board with HSTC (High Speed Terasic Connector) interface. The board contains the following rich features:
The transmitter is compliant with HDMI 1.3, HDMI 1.4a 3D, HDCP 1.4 and DVI 1.0 specifications. It supports the following input video formats:
The receiver is compliant with HDMI 1.3, HDMI 1.4a 3D, HDCP 1.4 and DVI 1.0 specifications. It supports the following output video formats:
Associated Block Diagram of Transmitter
Associated Block Diagram of Receiver
HDMI board connection to the Altera DE3 -Stratix III Development Board
Transmission-Only Demo
(Full source code included)
The Transmission demonstration is able to generate HDMI Video/Audio signal for transmission, including various video formats and color space. There are 11 video formats available with 3 color space selections which include RGB444, YUV422, and YUV444.
The video formats supported are listed below:
- 720x480p60
- 1024x76pP60
- 1280x720p50
- 1280x720p60
- 1280x1024
- 1920x1080i60
- 1920x1080i50
- 1920x1080p60
- 1920x1080p50
- 1600x1200p5
- 1920x1080i120
Transmission-Only Demo Hardware Setup
Loopback Demo
(Full source code included)
The Loopback demonstration establishes connection between the HDMI source device to the transmitter output of the HDMI daughter board. The Loopback (Internal bypass) generates the HDMI video and/or audio signals, as the audio and video output pins of the receiver are directly connected to the input audio and video pins of the transmitter.
Loopback Demo Hardware Setup
System Block diagram of the HDMI demonstration
Layout
Resources
Title | Version | Size(KB) | Date Added | Download |
---|---|---|---|---|
THDB_HDMI_Manual | 1.2.1 | 2657 | 2011-06-01 | ![]() |
Kit Contents
The package of HDMI board includes
The CD contains technical documents of the HDMI receiver and transmitter, and one reference design for HDMI transmission and loopback with source code.
Producent BTC Korporacja sp. z o. o. Lwowska 5 05-120 Legionowo Polska sprzedaz@kamami.pl 22 767 36 20
Osoba odpowiedzialna BTC Korporacja sp. z o. o. Lwowska 5 05-120 Legionowo Polska sprzedaz@kamami.pl 22 767 36 20
Robot może rozpoznawać postawę w czasie rzeczywistym za pomocą czujnika przyspieszenia i żyroskopu, a także osiągnąć równowagę poprzez sterowanie silnikami w celu regulacji pozycji. Terasic P0582
Brak towaru
MAX 10 Plus jest zestawem deweloperskim opartym o układ FPGA od Intela, wyposażony w 50 000 programowalnych elementów logicznych. Digilent P0638
Brak towaru
Platforma rozwojowa oparta na układzie Intel MAX 10 FPGA. Układ dostarcza użytkownikowi 50 000 elementów logicznych oraz 1638 kbit pamięci M9K i 5888 kbit Flash. Płytka zawiera elementy takie jak wbudowany USB-Blaster II, QSPI Flash, złącze ADC, WS2812B RGB LED i złącze 2x6 TMD. Wersja edukacyjna. TerasIC T-Core P0633
Brak towaru
Płyta bazowa FPGA z układem FPGA z rodziny MAX10 z 7", 5-punktowym wyświetlaczem multidotykowym. Oparty na układzie 10M50DAF484C6G. 512 Mb pamięci Flash, gniazdo miroSD, wejście Audio, Video, zasilanie 5 V/3 A.
Brak towaru
Zestaw startowy VEEK-MT2-C5SoC z układem System-on-Chip z rodziny Cyclone V SX SoC. W zestawie 7-calowy wyświetlacz, 8 megapikselową kamerę z autofocusem, czujnik światła, żyroskop, magnetometr oraz 3 osiowy akcelerometr. Terasic K0160
Brak towaru
Brak towaru
Terasic Spider to sześcionożny robot kroczący z 18 serwomechanizmami sterowanymi przez płytkę Altera DE0-Nano-SoC łączącą układ FPGA oraz procesor ARM Cortex-A9. Zestaw zawiera złożonego robota oraz liczne akcesoria. P0425
Adapter przeznaczony do łączenia płytek ze złączem PCIe z komputerem. Może obsługiwać interfejs PCIe Gen3 x4. Terasic P0492
Brak towaru
Terasic ADC-SoC to płyta rozwojowa z układem programowalnym FPGA oraz dwukanałowym szybkim przetwornikiem ADC. Płyta bazuje na module Terasic DE0-Nano-SoC. Wbudowany przetwornik ADC wykorzystuje SMA jako interfejs wejściowy, posiada dwa kanały, oferuje rozdzielczość 14-bitową, i szybkość próbkowania do 150 MSPS Megasamples per Second). Terasic (P0435)
Brak towaru
VEEK-MT2S to płytka deweloperska oparta na układzie Cyclone V SX SoC Cyclone V SX SoC—5CSXFC6D6F31C6N. W zestawie, oprócz płytki z układem programowalnym FPGA, znajdują się również 7-calowy wyświetlacz TFT dotykowy o rozdzielczości 800 x 480 pikseli, kamera o rozdzielczości 8 Megapikseli (3264 x 2448 pikseli), czujnik światła czujnik IMU 9DOF (akcelerometr, żyroskop, magnetometr). Terasic K0161
Brak towaru
Zestaw ewaluacyjny Terasic DE0 Board dla układów FPGA Cyclone III firmy Altera. Wyposażono go we wszystkie podstawowe peryferia umożliwiające prowadzenie prac badawczych i ewaluacyjnych z układami FPGA, w tym programator-konfigurator JTAG.
Brak towaru
Sterownik serwomechanizmów do zestawów FPGA TerasIC serii DE umożliwia sterowanie maksymalnie 24 serwomechanizmami. Dostarcza napięcie 6 V do zasilania serwomechanizmów. W zestawie serwomechanizm MG966R i taśma do połączenia z zestawem FPGA. P0288
Moduł SoM z układem SoC łączącym FPGA z rdzeniem ARM Cortex-A9. Płytka wyposażona jest w złacze DDR4 Eadge (z zasialniem 3,3 V). Terasic P0553
Brak towaru
Zestaw startowy DE10-Standard z układem System-on-Chip z rodziny Cyclone V SoC, w którym zintegrowano m.in. dwurdzeniowy procesor ARM Cortex-A9 oraz dużą matrycę FPGA. Zestaw wyposażono w programator-konfigurator-debugger JTAG. P0493
Brak towaru
HDMI-HSTC 1.4 Card