

Overview
CLR-HSMC (Camera Link Receiver) card is designed to provide standard Camera Link connections which are communication interfaces for vision applications. The card uses the High Speed Mezzanine Card (HSMC) connector to interface with boards hosting the HSMC/HSTC headers such as the DE4, DE3 and DE2-115.
Specification
Block diagram of the CLR-HSMC (Base mode)
Block diagram of the CLR-HSMC (Medium mode)
Block diagram of the CLR-HSMC (Dual-base mode)
Camera Link Receiver Card connection to the Base Mode Camera
Camera Link Receiver Card connection to the Medium Mode Camera
Camera Link Receiver Card connection to the Altera DE2-115 Development Board
Camera Link Receiver Card connection to the Altera DE3 Development System
Note. An adapter (HFF) is required to connect CLR-HSMC with DE3. It is bundled in DE3 kit.
Camera Link Receiver Card connection to Altera DE4 Development and Education Board
Note. An adapter (HMF2) is required to connect CLR-HSMC with DE4. It is bundled in DE4 kit.
Digital Camera Demonstration for DE4
The example demonstrates a combinational application of digital Camera Link camera and Camera Link Interface Card on DE4 board.
Digital Camera Demonstration Hardware Setup
Digital Camera Demonstration for DE3
The example demonstrates a combinational application of digital Camera Link camera and Camera Link Interface Card on DE3 board.
Digital Camera Demonstration Hardware Setup
Digital Camera Demonstration for DE2-115
The example demonstrates a combinational application of digital Camera Link camera and Camera Link Interface Card on DE2-115 board.
Digital Camera Demonstration Hardware Setup
Digital Camera with PCI Express Interface for DE4
This example is an extension of the above demo on DE4, we replace the DVI interface monitor with a PC terminal application which communicate with DE4 board via PCIe interface and can perform better real-time display of the video frames.
Digital Camera with PCI Express Interface Demonstration Hardware Setup
Layout
Resources
Title | Version | Size(KB) | Date Added | Download |
---|---|---|---|---|
THDB_CLR_HSMC_User_manual.pdf | - | 3394 | 2011-03-22 |
![]() |
Kit Contents
The CD contains technical documents of the CLR Card, and three reference designs for CLR with source code.
Demo
*If the film is unavailable, please kindly try another link below:
https://www.youtube.com/watch?v=u7y-becc7u8
Producent BTC Korporacja sp. z o. o. Lwowska 5 05-120 Legionowo Polska sprzedaz@kamami.pl 22 767 36 20
Osoba odpowiedzialna BTC Korporacja sp. z o. o. Lwowska 5 05-120 Legionowo Polska sprzedaz@kamami.pl 22 767 36 20
Adapter przeznaczony do łączenia płytek ze złączem PCIe z komputerem. Może obsługiwać interfejs PCIe Gen3 x4. Terasic P0492
Wyświetlacz LCD alfanumeryczny 2x16 bez podświetlenia przeznaczony do zestawów firmy TerasIC (DE0, DE1, DE2 , DE2 -115). P0075
Sterownik serwomechanizmów do zestawów FPGA TerasIC serii DE umożliwia sterowanie maksymalnie 24 serwomechanizmami. Dostarcza napięcie 6 V do zasilania serwomechanizmów. W zestawie serwomechanizm MG966R i taśma do połączenia z zestawem FPGA. P0288
Programator-konfigurator układów PLD (CPLD i FPGA) firmy Altera, zgodny z Altera USB Blaster Download Cable. Obsługuje interfejsy JTAG oraz ISP/ICP firmy Altera.
Brak towaru
[CENA EDUKACYJNA] Zestaw startowy/ewaluacyjny Terasic DE0-Nano Board dla układów FPGA Cyclone IV firmy Altera. Jeden z najmniejszych i najprostszych zestawów startowych dla układów FPGA, wyposażony w podstawowe peryferia, w tym programator-konfigurator JTAG.Obniżona cena (w stosunku do klasycznej wersji Terasic DE0-Nano) dotyczy wyłącznie szkół, uczelni, wykładowców, uczniów i studentów. P0082
Zestaw Terasic VEEK-MT2 zapewnia kompletną platformę sprzętowo-programową do projektowania systemów wbudowanych i multimedialnych z wykorzystaniem układów FPGA. Umożliwia tworzenie i testowanie aplikacji interaktywnych, sterujących oraz pomiarowych dzięki rozbudowanej bazie interfejsów, pamięci i czujników.
Brak towaru
Brak towaru
Brak towaru
Terasic Spider to sześcionożny robot kroczący z 18 serwomechanizmami sterowanymi przez płytkę Altera DE0-Nano-SoC łączącą układ FPGA oraz procesor ARM Cortex-A9. Zestaw zawiera złożonego robota oraz liczne akcesoria. P0425
Zestaw elementów przeznaczony dla zestawów ewaluacyjnych z układami programowalnymi z rodziny Cyclone V SoC FPGA, w którego skład wchodzą; 7-calowy wyświetlacz TFT z obsługą dotyku (5-punktów), 8 megapikselowa kamera z autofocusem oraz czujniki (światła, akcelerometr, żyroskop, magnetometr). Terasic P0494
Brak towaru
Kompaktowy zestaw FPGA z układem Intel Arria 10 GX wyposażony w 8 GB pamięci DDR4-2133 oraz złącze komunikacyjne Thunderbolt 3. Może być zastosowany bezpośrednio na laptopach lub innych urządzeniach przenośnych. Wersja edukacyjna. Terasic FLIK P0642
Brak towaru
Zestaw ewaluacyjny Terasic DE0 Board dla układów FPGA Cyclone III firmy Altera. Wyposażono go we wszystkie podstawowe peryferia umożliwiające prowadzenie prac badawczych i ewaluacyjnych z układami FPGA, w tym programator-konfigurator JTAG.
Brak towaru
Moduł SoM z układem SoC łączącym FPGA z rdzeniem ARM Cortex-A9. Płytka wyposażona jest w złacze DDR4 Eadge (z zasialniem 3,3 V). Terasic P0553
Brak towaru
Terasic DE10-Lite Board to niskobudżetowa płytka deweloperska z układem FPGA Altera MAX 10. Płyta zawiera szereg komponentów umożliwiających naukę oraz tworzenie prototypów projektów opartych o układy FPGA. Terasic P0466