Terasic DE10-Agilex (P0701) - zestaw deweloperski z układem FPGA Intel® Agilex

TerasIC XSFP/SFP+HSMC (P0092) umożliwia budowę systemów Ethernet 10G opartych na interfejsie XAUI z dwoma kanałami SFP+ i zegarem referencyjnym 156,25 MHz. Moduł przeznaczony do integracji z płytami FPGA posiadającymi złącze HSMC, m.in. Stratix IV GX i DE4, znajduje zastosowanie w projektach sieciowych, transmisji danych oraz testach interfejsów wysokiej przepustowości.

Wyświetlacz LCD alfanumeryczny 2x16 bez podświetlenia przeznaczony do zestawów firmy TerasIC (DE0, DE1, DE2 , DE2 -115). P0075

Stratix V GX FPGA Video Development System

Cyclone V E FPGA Video Development System

Płytka TerasIC C5G (P0150) umożliwia rozwój zaawansowanych aplikacji FPGA wymagających wysokiej przepustowości i elastycznej komunikacji. Płytka sprawdza się w projektach badawczo-rozwojowych, telekomunikacyjnych i przemysłowych, gdzie istotne pozostają wydajność, dostęp do szybkich interfejsów oraz kompatybilność z narzędziami projektowymi Cyclone V.

DE1-SoC Development Kit

Wszechstronna i niezwykle popularna platforma do nauki oraz rozwoju projektów opartych o architekturę ARM + FPGA. Dzięki bogatemu wyposażeniu, dużej ilości pamięci, licznym interfejsom oraz wsparciu narzędzi firmy Intel/Altera, płytka doskonale sprawdzi się w edukacji akademickiej, badaniach naukowych oraz prototypowaniu zaawansowanych systemów wbudowanych i multimedialnych. To idealny wybór dla studentów, inżynierów i hobbystów chcących poznać pełne możliwości systemów SoC.DE1-SoC Development Kit

TerasIC LT24 to moduł z wyświetlaczem LCD 2,4-calowym o rozdzielczości  320 x 240  pikseli. Wyświetlacz wyposażony jest w panel dotykowy rezystancyjny. Wyświetlacz przeznaczony jest do użycia z zestawami uruchomieniowymi TerasIC ze złączem GPIO 2x20. P0185

DE1-SoC + 5 points multitouch display MTL2

Terasic DE1-SoC-MTL2 to rozbudowana i sprawdzona platforma dla inżynierów, studentów i zespołów R&D, którzy potrzebują wydajnego SoC FPGA z dotykowym interfejsem graficznym. Idealna do projektów, w których liczy się połączenie elastyczności FPGA z wygodą systemu Linux i nowoczesnym HMI.

Płyta bazowa FPGA z układem FPGA z rodziny MAX10 z 7", 5-punktowym wyświetlaczem multidotykowym. Oparty na układzie 10M50DAF484C6G. 512 Mb pamięci Flash, gniazdo miroSD, wejście Audio, Video, zasilanie 5 V/3 A.

Terasic Spider to sześcionożny robot kroczący z 18 serwomechanizmami sterowanymi przez płytkę Altera DE0-Nano-SoC łączącą układ FPGA oraz procesor ARM Cortex-A9. Zestaw zawiera złożonego robota oraz liczne akcesoria. P0425

A-Cute Car Robotic Kit to kompletne 3-kołowe podwozie robota mobilnego wraz ze sterownikiem opartym o układ FPGA do samodzielnego programowania. P0467

Terasic DE10-Lite Board to niskobudżetowa płytka deweloperska z układem FPGA Altera MAX 10. Płyta zawiera szereg komponentów umożliwiających naukę oraz tworzenie prototypów projektów opartych o układy FPGA. Terasic P0466

Terasic DE10-Lite Board to niskobudżetowa płytka deweloperska z układem FPGA Altera MAX 10. Płyta zawiera szereg komponentów umożliwiających naukę oraz tworzenie prototypów projektów opartych o układy FPGA