Nowości
Nowości
67,99 zł
24h
Dostępny
69,00 zł
24h
Dostępny
67,99 zł
24h
Dostępny
Dostępny
Dostępny
79,00 zł
24h
Dostępny
67,99 zł
24h
Dostępny
69,00 zł
24h
Dostępny
67,99 zł
24h
Dostępny
Dostępny
Dostępny
79,00 zł
24h
Dostępny
Terasic DE1-SoC-MTL2 (K0159) - (EDU)
ID: 235121
3 613,70 zł
Brutto
2 937,97 zł Netto
DE1-SoC + 5 points multitouch display MTL2
Wysyłka gratis
darmowa wysyłka na terenie Polski dla wszystkich zamówień powyżej 500 PLN
Wysyłka tego samego dnia
Jeśli Twoja wpłata zostanie zaksięgowana na naszym koncie do godz. 11:00
14 dni na zwrot
Każdy konsument może zwrócić zakupiony towar w ciągu 14 dni bez zbędnych pytań
Oferta przeznaczona wyłącznie dla odbiorców akademickich (studentów i wykładowców wyższych uczelni)!
Składając zamówienie należy podać:
- imię i nazwisko użytkownika
- stanowisko
- adres e-mail użytkownika (adres e-mail musi być z domeny uczelni)
- pełną nazwę uczelni
- nazwę wydziału/instytutu/zakładu dydaktycznego
- adres uczelni
- stronę internetową uczelni
- telefon
- zastosowanie produktu
W uzasadnionych przypadkach zastrzegamy sobie prawo do odmowy zrealizowania zamówienia z oferty akademickiej.
Wszelkie zapytania można kierować na adres: sprzedaz@kamami.pl.
Terasic DE1-SoC-MTL2 (K0159) - DE1-SoC + 5 points multitouch display MTL2
Overview
The DE1-SoC-MTL2 Development Kit is a comprehensive design environment with everything embedded developers need to create processing-based systems. The DE1-SoC-MTL2 delivers an integrated platform including hardware, design tools, and reference designs for developing embedded software and hardware platforms in a wide range of applications. The fully integrated kit allows developers to rapidly customize their processor and IP to best suit their specific application. The DE1-SoC-MTL2 features a DE1-SoC development board targeting Altera Cyclone® V SX SoC FPGA, as well as a capacitive LCD multimedia color touch panel which natively supports five points multi-touch and gestures.
The all-in-one embedded solution offered on the DE1-SoC-MTL2, in combination of a LCD touch panel and digital image module, provide s embedded developers the ideal platform for multimedia applications with unparallel processing performance. Developers can benefit from the use of FPGA-based embedded processing system such as mitigat ing design risk and obsolescence, design reuse, lowering bill of material (BOM) costs by integrating powerful graphics engines within the FPGA.
For SoC reference design in Linux for touch-screen display, please refer to the DE1-SoC-MTL2 Control Panel .
Specification
- DE1-SoC Development Board
- Cyclone V SX SoC—5CSEMA5F31C6N
- Dual-core ARM Cortex-A9 (HPS)
- 85K programmable logic elements
- 4,450 Kbits embedded memory
- 6 fractional PLLs
- 2 hard memory controllers
- Configuration Sources
- Quad serial configuration device – EPCS128 for the FPGA
- On-board USB Blaster II (normal type B USB connector)
- Memory Device
- 64MB (32Mx16) SDRAM for the FPGA
- 1GB (2x256MBx16) DDR3 SDRAM for the HPS
- microSD card socket for the HPS
- Peripherals
- Two port USB 2.0 Host (ULPI interface with USB type A connector)
- UART to USB (USB Mini B connector)
- 10/100/1000 Ethernet
- PS/2 mouse/keyboard
- IR emitter/receiver
- I2C multiplexer
- Connectors
- Two 40-pin expansion headers
- One 10-pin ADC input header
- One LTC connector (one Serial Peripheral Interface (SPI) master ,one I2C bus, and one GPIO interface)
- Display
- 24-bit VGA DAC
- Audio
- 24-bit CODEC, Line-in, line-out, and microphone-in jacks
- Video Input
- TV decoder (NTSC/PAL/SECAM) and Video-in connector
- ADC
- Fast throughput rate: 1 MSPS
- Channel number: 8
- Resolution: 12-bit
- Analog input range : 0 ~ 2.5 V or 0 ~ 5V by selecting the RANGE bit in the control register
- Switches, Buttons and LEDs
- 5 user keys (4 for the FPGA and 1 for the HPS)
- 10 user switches for the FPGA
- 11 user LEDs (10 for the FPGA and 1 for the HPS)
- 2 HPS reset buttons (HPS_RESET_n and HPS_WARM_RST_n)
- Six 7-segment displays
- Sensors
- G-Sensor on HPS
- Power
- 12V DC input
- Cyclone V SX SoC—5CSEMA5F31C6N
- Capacitive Multi-touch Screen
- LCD Display
- 7-inch TFT LCD with pixel resolution of 800*480
- 16 million colors (8-bit RGB)
- LED backlight
- Capacitive Muti-Touch
- Five points multi-touch
- I2C interface
- Gesture supporting
- Gesture Table
- One Point
- Two Point
- One Point
- LCD Display
Layout
- Size:354*130*20 mm
Demo
Kit Contents
- DE1-SoC-MTL2 Kit
- DE1-SoC-MTL2 Quick Start Guide
- Type A to B USB Cable
- Type A to Mini-B USB Cable
- MicroSD Adapter
- 8GB microSD Card (Pre-programmed & Installed)
- Card Reader
- Power DC Adapter (12V)
Download
235121
Osoba odpowiedzialna BTC Korporacja sp. z o. o. Lwowska 5 05-120 Legionowo Polska sprzedaz@kamami.pl 22 767 36 20
Produkty z tej samej kategorii (16)
VEEK-MT2S to płytka deweloperska oparta na układzie Cyclone V SX SoC Cyclone V SX SoC—5CSXFC6D6F31C6N. W zestawie, oprócz płytki z układem programowalnym FPGA, znajdują się również 7-calowy wyświetlacz TFT dotykowy o rozdzielczości 800 x 480 pikseli, kamera o rozdzielczości 8 Megapikseli (3264 x 2448 pikseli), czujnik światła czujnik IMU 9DOF (akcelerometr, żyroskop, magnetometr). Terasic K0161
5 208,48 zł 4 tyg. Brak towaru
Terasic Spider to sześcionożny robot kroczący z 18 serwomechanizmami sterowanymi przez płytkę Altera DE0-Nano-SoC łączącą układ FPGA oraz procesor ARM Cortex-A9. Zestaw zawiera złożonego robota oraz liczne akcesoria. P0425
8 874,08 zł 24hDostępna ilość: 1 DostępnyVEEK-MT2S to płytka deweloperska oparta na układzie Cyclone V SX SoC Cyclone V SX SoC—5CSXFC6D6F31C6N. W zestawie, oprócz płytki z układem programowalnym FPGA, znajdują się również 7-calowy wyświetlacz TFT dotykowy o rozdzielczości 800 x 480 pikseli, kamera o rozdzielczości 8 Megapikseli (3264 x 2448 pikseli), czujnik światła czujnik IMU 9DOF (akcelerometr, żyroskop, magnetometr). Terasic K0161
6 165,31 zł 4 tyg. Brak towaru
Zestaw rozwojowy z układem SoC FPGA Intel Arria 10. Dedykowany do przemysłowych aplikacji wbudowanych o wysokich wymaganiach wydajności. Terasic P0506
28 361,65 zł 4 tyg. Brak towaru
[CENA EDUKACYJNA] Zestaw startowy/ewaluacyjny Terasic DE0-Nano Board dla układów FPGA Cyclone IV firmy Altera. Jeden z najmniejszych i najprostszych zestawów startowych dla układów FPGA, wyposażony w podstawowe peryferia, w tym programator-konfigurator JTAG.Obniżona cena (w stosunku do klasycznej wersji Terasic DE0-Nano) dotyczy wyłącznie szkół, uczelni, wykładowców, uczniów i studentów. P0082
656,02 zł 24hDostępna ilość: 2 DostępnyModuł akceleratora obliczeń oparty na układzie FPGA Intel® Agilex™. Ma gniazdo PCI Express Gen 4.0 x16, dwa złącza 200G QSFP-DD i oferuje 32 GB DDR4. Terasic DE10-Agilex (P0701)
46 958,13 zł 4 tyg. Brak towaru
Płyta bazowa FPGA z układem FPGA z rodziny MAX10 z 7", 5-punktowym wyświetlaczem multidotykowym. Oparty na układzie 10M50DAF484C6G. 512 Mb pamięci Flash, gniazdo miroSD, wejście Audio, Video, zasilanie 5 V/3 A.
2 287,12 zł 4 tyg. Brak towaru
Moduł z kamerą przeznaczony do użycia z zestawami Terasic. Kamera posiada przetwornik o rozdzielczości 8 Megapikseli (3264 x 2448), do komunikacji wykorzystuje interfejs MIPI. Na module znalazł się również dekoder MIPI oraz układ HDMI-TX. Terasic P0449
1 327,99 zł 4 tyg. Brak towaru
- Dostępny
Brak towaru
Terasic Atum A5 Development Kit – zaawansowany zestaw FPGA Intel Agilex 5 do AI, systemów wizyjnych i aplikacji wymagających dużej przepustowości. Terasic Atum 5 Development Kit
13 530,00 zł 4 tyg. Brak towaru
Zestaw startowy FPGA z układem Intel Stratix 10 SX. Moduł posiada zintegrowane urządzenia nadawczo-odbiorcze, które przesyłają dane z prędkością do 28,3 Gb/s, dzięki czemu DE10-Pro jest w pełni zgodny z wersją 3.0 standardu PCI Express. DE10-Pro oferuje szybką pamięć równoległą Flash i cztery pamięci SO-DIMM, które mają 4 GB DDR4 SDRAM. Terasic P0627
80 223,08 zł 4 tyg. Brak towaru
Robot może rozpoznawać postawę w czasie rzeczywistym za pomocą czujnika przyspieszenia i żyroskopu, a także osiągnąć równowagę poprzez sterowanie silnikami w celu regulacji pozycji. Terasic P0582
2 367,44 zł 4 tyg. Brak towaru
Zestaw startowy FPGA wyposażony w Cyclone V GT z 301K LE oraz minikomputer z układem Intel Celeron Dual Core (64 GB eMMC, 4 GB RAM). Moduł FPGA posiada 1 GB pamięci DDR3, 64 MB pamięci SDRAM, interfejs UART-USB oraz rozszerzenia, takie jak GPIO i Arduino. Terasic P0650
6 255,44 zł 4 tyg. Brak towaru
Cyclone V E FPGA Video Development System
9 045,37 zł 4 tyg. Brak towaru
Brak towaru
DE1-SoC + 5 points multitouch display MTL2