Terasic DE1-SoC-MTL2 (K0159) - (EDU)
ID: 235121
3 613,70 zł
Brutto
2 937,97 zł Netto
DE1-SoC + 5 points multitouch display MTL2
Oferta przeznaczona wyłącznie dla odbiorców akademickich (studentów i wykładowców wyższych uczelni)!
Składając zamówienie należy podać:
- imię i nazwisko użytkownika
- stanowisko
- adres e-mail użytkownika (adres e-mail musi być z domeny uczelni)
- pełną nazwę uczelni
- nazwę wydziału/instytutu/zakładu dydaktycznego
- adres uczelni
- stronę internetową uczelni
- telefon
- zastosowanie produktu
W uzasadnionych przypadkach zastrzegamy sobie prawo do odmowy zrealizowania zamówienia z oferty akademickiej.
Wszelkie zapytania można kierować na adres: sprzedaz@kamami.pl.
Terasic DE1-SoC-MTL2 (K0159) - DE1-SoC + 5 points multitouch display MTL2
Overview
The DE1-SoC-MTL2 Development Kit is a comprehensive design environment with everything embedded developers need to create processing-based systems. The DE1-SoC-MTL2 delivers an integrated platform including hardware, design tools, and reference designs for developing embedded software and hardware platforms in a wide range of applications. The fully integrated kit allows developers to rapidly customize their processor and IP to best suit their specific application. The DE1-SoC-MTL2 features a DE1-SoC development board targeting Altera Cyclone® V SX SoC FPGA, as well as a capacitive LCD multimedia color touch panel which natively supports five points multi-touch and gestures.
The all-in-one embedded solution offered on the DE1-SoC-MTL2, in combination of a LCD touch panel and digital image module, provide s embedded developers the ideal platform for multimedia applications with unparallel processing performance. Developers can benefit from the use of FPGA-based embedded processing system such as mitigat ing design risk and obsolescence, design reuse, lowering bill of material (BOM) costs by integrating powerful graphics engines within the FPGA.
For SoC reference design in Linux for touch-screen display, please refer to the DE1-SoC-MTL2 Control Panel .
Specification
- DE1-SoC Development Board
- Cyclone V SX SoC—5CSEMA5F31C6N
- Dual-core ARM Cortex-A9 (HPS)
- 85K programmable logic elements
- 4,450 Kbits embedded memory
- 6 fractional PLLs
- 2 hard memory controllers
- Configuration Sources
- Quad serial configuration device – EPCS128 for the FPGA
- On-board USB Blaster II (normal type B USB connector)
- Memory Device
- 64MB (32Mx16) SDRAM for the FPGA
- 1GB (2x256MBx16) DDR3 SDRAM for the HPS
- microSD card socket for the HPS
- Peripherals
- Two port USB 2.0 Host (ULPI interface with USB type A connector)
- UART to USB (USB Mini B connector)
- 10/100/1000 Ethernet
- PS/2 mouse/keyboard
- IR emitter/receiver
- I2C multiplexer
- Connectors
- Two 40-pin expansion headers
- One 10-pin ADC input header
- One LTC connector (one Serial Peripheral Interface (SPI) master ,one I2C bus, and one GPIO interface)
- Display
- 24-bit VGA DAC
- Audio
- 24-bit CODEC, Line-in, line-out, and microphone-in jacks
- Video Input
- TV decoder (NTSC/PAL/SECAM) and Video-in connector
- ADC
- Fast throughput rate: 1 MSPS
- Channel number: 8
- Resolution: 12-bit
- Analog input range : 0 ~ 2.5 V or 0 ~ 5V by selecting the RANGE bit in the control register
- Switches, Buttons and LEDs
- 5 user keys (4 for the FPGA and 1 for the HPS)
- 10 user switches for the FPGA
- 11 user LEDs (10 for the FPGA and 1 for the HPS)
- 2 HPS reset buttons (HPS_RESET_n and HPS_WARM_RST_n)
- Six 7-segment displays
- Sensors
- G-Sensor on HPS
- Power
- 12V DC input
- Cyclone V SX SoC—5CSEMA5F31C6N
- Capacitive Multi-touch Screen
- LCD Display
- 7-inch TFT LCD with pixel resolution of 800*480
- 16 million colors (8-bit RGB)
- LED backlight
- Capacitive Muti-Touch
- Five points multi-touch
- I2C interface
- Gesture supporting
- Gesture Table
- One Point
- Two Point
- One Point
- LCD Display
Layout
- Size:354*130*20 mm
Demo
Kit Contents
- DE1-SoC-MTL2 Kit
- DE1-SoC-MTL2 Quick Start Guide
- Type A to B USB Cable
- Type A to Mini-B USB Cable
- MicroSD Adapter
- 8GB microSD Card (Pre-programmed & Installed)
- Card Reader
- Power DC Adapter (12V)
Download
235121
Producent BTC Korporacja sp. z o. o. Lwowska 5 05-120 Legionowo Polska sprzedaz@kamami.pl 22 767 36 20
Osoba odpowiedzialna BTC Korporacja sp. z o. o. Lwowska 5 05-120 Legionowo Polska sprzedaz@kamami.pl 22 767 36 20
Produkty z tej samej kategorii (16)
TerasIC TR4-230 (P0107) oferuje platformę rozwojową opartą na FPGA Stratix IV GX z szerokim zakresem interfejsów oraz wsparciem dla projektów PCI Express i szybkiej pamięci DDR3. Rozwiązanie przeznaczone do budowy systemów komunikacyjnych, prototypowania ASIC oraz aplikacji o wysokim zapotrzebowaniu na zasoby logiczne.
26 429,81 zł
4 tyg.
Brak towaru
Terasic DE10-Lite Board to niskobudżetowa płytka deweloperska z układem FPGA Altera MAX 10. Płyta zawiera szereg komponentów umożliwiających naukę oraz tworzenie prototypów projektów opartych o układy FPGA. Terasic P0466
1 029,52 zł
4 tyg.
Brak towaru
Zestaw startowy/ewaluacyjny Terasic DE0-Nano Board dla układów FPGA Cyclone IV firmy Altera. Jest to jeden z najmniejszych i najprostszych i jednocześnie dobrze wyposażonych zestawów startowych dla układów FPGA, jego standardowym wyposażeniem jest programator-konfigurator JTAG.
814,11 zł
4 tyg.
Brak towaru
Wyświetlacz LCD alfanumeryczny 2x16 bez podświetlenia przeznaczony do zestawów firmy TerasIC (DE0, DE1, DE2 , DE2 -115). P0075
52,96 zł
24h
Dostępna ilość: 2
Dostępny
Terasic HDMI-FMC to karta rozszerzająca układy ewaluacyjny o możliwość wyświetlania oraz odbierania obrazu wideo przy pomocy złącz HDMI. Pozwalają wyświetlać obraz w rozdzielczości 4K@30FPS. Wspiera HDMI 1.4a. Terasic P0431
2 428,50 zł
24h
Dostępna ilość: 1
Dostępny
[CENA EDUKACYJNA] Zestaw startowy FPGA wyposażony w Cyclone V GT z 301K LE i obsługuje PCIe Gen 2x4. Płytka posiada 1 GB pamięci DDR3, 64 MB pamięci SDRAM, interfejs UART-USB oraz rozszerzenia, takie jak GPIO i Arduino. Terasic P0559
3 821,60 zł
4 tyg.
Brak towaru
VEEK-MT2S to płytka deweloperska oparta na układzie Cyclone V SX SoC Cyclone V SX SoC—5CSXFC6D6F31C6N. W zestawie, oprócz płytki z układem programowalnym FPGA, znajdują się również 7-calowy wyświetlacz TFT dotykowy o rozdzielczości 800 x 480 pikseli, kamera o rozdzielczości 8 Megapikseli (3264 x 2448 pikseli), czujnik światła czujnik IMU 9DOF (akcelerometr, żyroskop, magnetometr). Terasic K0161
6 165,31 zł
4 tyg.
Brak towaru
Brak towaru
Zestaw startowy DE10-Standard z układem System-on-Chip z rodziny Cyclone V SoC, w którym zintegrowano m.in. dwurdzeniowy procesor ARM Cortex-A9 oraz dużą matrycę FPGA. Zestaw wyposażono w programator-konfigurator-debugger JTAG. P0493
2 055,85 zł
24h
Dostępna ilość: 1
Dostępny
Terasic Spider to sześcionożny robot kroczący z 18 serwomechanizmami sterowanymi przez płytkę Altera DE0-Nano-SoC łączącą układ FPGA oraz procesor ARM Cortex-A9. Zestaw zawiera złożonego robota oraz liczne akcesoria. P0425
8 874,08 zł
24h
Dostępna ilość: 1
Dostępny
TerasIC DE0 to kompletny zestaw ewaluacyjny oparty na FPGA Cyclone III, zaprojektowany do nauki, testowania i wdrażania systemów cyfrowych. Oferuje szeroki zestaw interfejsów i peryferiów umożliwiających tworzenie złożonych projektów zarówno edukacyjnych, jak i przemysłowych.
1 138,35 zł
4 tyg.
Brak towaru
Zestaw TerasIC P0057 umożliwia testowanie, debugowanie i symulację sygnałów w systemach wykorzystujących interfejs HSMC. Przeznaczony do prac projektowych i diagnostycznych z płytami głównymi FPGA i innymi układami wyposażonymi w złącze HSMC.
692,45 zł
4 tyg.
Brak towaru
Karta TerasIC AHA-HSMC umożliwia integrację sensorów obrazu Aptina z zestawami FPGA firmy TerasIC wyposażonymi w interfejs HSMC. Zapewnia pełną obsługę komunikacji, transmisji danych i sterowania migawką, stanowiąc kluczowy element w systemach wizyjnych i projektach przetwarzania obrazu w czasie rzeczywistym.
909,49 zł
4 tyg.
Brak towaru
Cyclone V E FPGA Video Development System
9 045,37 zł
4 tyg.
Brak towaru
TerasIC ADA-GPIO to karta konwersji AD/DA umożliwiająca współpracę z wieloma płytami FPGA przez interfejsy GPIO i HSMC. Dzięki wysokiej szybkości próbkowania oraz szerokiej kompatybilności doskonale nadaje się do zastosowań DSP, edukacyjnych i komunikacyjnych.
2 084,87 zł
4 tyg.
Brak towaru
Karta HTG-M przeznaczona jest dla zestawów ewaluacyjnych z układami FPGA, które zostały wyposażone w złącze HSMC (High-Speed Mezzanine connector) lub HSTC (High-Speed Terasic Connector). Karta HTG posiada trzy złącza żeńskie (40-pinowe). Pozwala na konwersje wejść/wyjść HSMC do dwóch 40-pinowych złącz prototypowych lub złącza HSTC do trzech 40-pinowych złącz prototypowych. TerasIC P0024
384,99 zł
24h
Dostępna ilość: 6
Dostępny
DE1-SoC + 5 points multitouch display MTL2